

**آزمایشگاه مدارهای تکنیک پالس**

نیم­سال دوم 02-01


دانشکده مهندسی برق

پیش گزارش آزمایش شماره 5 – برسی آی سی تایمر 555

تهیه و تنظیم: رضا آدینه پور – 9814303

**بخش اول:**

**الف) مقادیر المان های مدار زیر را چنان انتخاب کنید تا زمان تاخیر منواستابل 1ms باشد. مقادیر مقاومت و خازن مشتق گیر بر اساس ماکزیمم فرکانس تریگر که 5KHz درنظر میگیرید، طرح نمایید. حداقل دامنه پالس های تریگر چقدر باید باشد؟**


****

حداقل دامنه پالس های تریگر باید 3 ولت باشد. (چون سطح مقایسه کننده کمتر از 3/1 ولت است)

**نقش دیود در مدار مشتق گیر چیست؟** حذف پالس های سوزنی مثبت.


**بخش دوم:**

**الف) مدار زیر را به نحوی طرح نمایید تا فرکانس مربعی خروجی 10 KHz و Duty Cycle آن 25% باشد.**

****

**بخش سوم:**

**الف) به کمک دو عدد آیسی 555 مداری طرح نمایید تا شکل موج زیر حاصل شود.**


**

مدار به صورت زیر طراحی شده است:



**بخش چهارم:**

**الف) مدار زیر به عنوان یک اشمیت تریگر مورد استفاده قرار می گیرد. با بستن مدار و اعمال یک سینوسی با فرکانس 1 KHz و با تغییراتی بین صفر تا Vcc، مشخصه Vo-Vi مدار را رسم کنید.**

****

سطوح مقایسه کننده مقادیر و درون آیسی با تقسیم مقاومتی درنظر گرفته شده است.

تا زمانی که است، در این صورت F.F در حالت Sat قرار دارد و خروجی Vcc است.

هنگامی که باشد، F.F در حالت قبل می ماند.

هنگامی که است، F.F در حالت Rest است.

**ب) چگونه میتوان UTP و LTP اشمیت تریگر فوق را تغییر داد؟ توضیح دهید.**

می توان پایه شماره 5 آیسی را به ولتاژ وصل کرد تا به و تغییر کند.